🏷️ 知识点：数据的表示和运算
磁盘属于()类型的存储器。
A. 随机存储器( RAM) B. 只读存储器( ROM) C. 顺序存取存储器( SAM) D. 直接存取存储器( DAM)
[tag_link]
正确答案：D
存储器的存取周期是指()。
A. 存储器的读出时间 B. 存储器的写入时间 C. 存储器进行连续读/写操作所允许的最短时间间隔 D. 存储器进行一次读/写操作所需的平均时间
[tag_link]
正确答案：C
相联存储器是一种特殊的存储器，其主要特点是()。
A. 通过地址总线指定存储单元进行读/写 B. 按照“后进先出”原则访问数据 C. 根据存储内容进行并行匹配查找 D. 仅用于实现高速缓存中的直接映射结构
[tag_link]
正确答案：C
在下列几种存储器中，CPU 不能直接访问的是()。
A. 硬盘 B. 内存 C.Cache D. 寄存器
[tag_link]
正确答案：
计算机的存储器采用分级方式是为了()。
A. 方便编程 B. 解决容量、速度、价格三者之间的矛盾 C. 保存大量数据方便 D. 操作方便
[tag_link]
正确答案：B
计算机的存储系统包括()。
A. RAM B.ROM C. 主存储器 D. 寄存器、Cache 、主存储器和外存储器
[tag_link]
正确答案：D
在计算机系统中，关于MAR 和 MDR 的位数，以下说法正确的是()。
A. MAR 的位数等于地址总线的宽度，MDR 的位数等于数据总线的宽度 B. MAR 的位数等于数据总线的宽度，MDR 的位数等于地址总线的宽度 C. MAR 和 MDR 的位数都等于地址总线的宽度 D. MAR 和 MDR 的位数都等于数据总线的宽度
[tag_link]
正确答案：A
在多级存储系统中， “Cache- 主存”结构的作用是解决()的问题。
A. 主存容量不足 B. 主存与辅存速度不匹配 C. 辅存与CPU速度不匹配 D. 主存与CPU速度不匹配
[tag_link]
正确答案：D
存储器分层体系结构中，存储器从速度最快到最慢的排列顺序是()。
A. 寄存器-主存-Cache- 辅存 B. 寄存器-主存一辅存-Cache C. 寄存器-Cache- 辅存-主存 D. 寄存器-Cache- 主存一辅存
[tag_link]
正确答案：D
下列关于多级存储系统的说法中，正确的有()。 I. 多级存储系统是为了降低存储成本 Ⅱ.虚拟存储器中主存和辅存之间的数据调动对任何程序员是透明的 Ⅲ. CPU 只能与Cache 直接交换信息，CPU 与主存交换信息也需要经过Cache
A. 仅 I B. 仅 I 和 Ⅱ C. I 、Ⅱ 和 Ⅲ D. 仅Ⅱ
[tag_link]
正确答案：A
若某存储器存取周期为250ns, 每次读出16位，该存储器的数据传输速率是()。
A. 4×10⁶B/s B.16MB/s C.8×10⁶B/s D.8×2²⁰B/s
[tag_link]
正确答案：C
某一 SRAM 芯片，容量为1024×8位，该芯片的地址引脚和数据引脚总数至少是()。
A. 8 B.10 C. 18 D. 13
[tag_link]
正确答案：C
某存储器容量为32K×16位 ， 则 ( ) 。
A. 地址线为16根，数据线为32根 B. 地址线为32根，数据线为16根 C. 地址线为15根，数据线为16根 D. 地址线为15根，数据线为32根
[tag_link]
正确答案：C
DRAM 的刷新是以()为单位的。
A. 存储单元 B. 行 C. 列 D. 存储字
[tag_link]
正确答案：B
下面是有关 DRAM 和 SRAM 存储芯片的叙述： I. DRAM 芯片的集成度比 SRAM 芯片的高 I. DRAM 芯片的成本比 SRAM 芯片的高 Ⅲ. DRAM 芯片的速度比SRAM 芯片的快 IV.DRAM 芯片工作时需要刷新，SRAM 芯片工作时不需要刷新 通常情况下，错误的是()。
A. I 和 Ⅱ B. Ⅱ 和 Ⅲ C. Ⅲ 和IV D. I 和 IV
[tag_link]
正确答案：B
下列关于随机存储器的说法中，正确的是()。
A. 半导体RAM 中的信息可读可写，且断电后仍能保持记忆 B. DRAM 是易失性RAM, 而 SRAM 中的存储信息是不易失的 C. 半导体 RAM 是易失性RAM, 但只要电源不断电，所存信息是不丢失的 D. 半导体RAM 是非易失性RAM
[tag_link]
正确答案：C
下列关于存储器的说法中，不正确的是()。
A. 随机存储器和只读存储器不可以统一编址 B. 在访问随机存储器时，访问时间与存储单元的物理位置无关 C. 随机存储器( RAM) 芯片可随机存取信息，掉电后信息会丢失 D. 只读存储器 ( ROM) 芯片可随机存取信息，掉电后信息不会丢失
[tag_link]
正确答案：A
关于半导体存储器的组织，下列选项中()是不正确的。
A. 在同一个存储器中，每个存储单元的宽度可以不同 B. 所谓“编址”,是指给每个存储单元一个编号 C. 存储器的核心部分是存储阵列，由若干存储单元构成 D. 每个存储单元由若干存储元件构成，每个存储元件存储一个比特位
[tag_link]
正确答案：A
关于 SRAM 和 DRAM, 下列叙述中正确的是()。
A. 通常SRAM 依靠电容暂存电荷来存储信息，电容上有电荷为1,无电荷为0 B.DRAM 依靠双稳态电路的两个稳定状态来分别存储0和1 C. SRAM 速度较慢，但集成度稍高；DRAM 速度稍快，但集成度低 D. SRAM 速度较快，但集成度稍低；DRAM 速度稍慢，但集成度高
[tag_link]
正确答案：
某一 DRAM 芯片，采用地址复用技术，容量为1024×8位，该芯片的地址引脚和数据引 脚总数至少是()。
A. 18 B. 13 C. 8 D.17
[tag_link]
正确答案：B
下列几种存储器中，()是易失性存储器。
A. Cache B.EPROM C. Flash 存储器 D.CD-ROM
[tag_link]
正确答案：A
U 盘属于()类型的存储器。
A. 高速缓存 B. 主存 C. 只读存储器 D. 随机存储器
[tag_link]
正确答案：C
下面有关 ROM 和 RAM 的叙述中，错误的是()。
A. RAM 是可读可写存储器，ROM 是只读存储器 B. ROM 和 RAM 都采用随机访问方式进行读/写 C. 系统的主存由RAM 和 ROM 组成 D. 系统的主存都用DRAM 芯片实现
[tag_link]
正确答案：D
下列说法正确的是()。 A .E PROM 是可改写的，因此可以作为随机存储器
B. EPROM 是可改写的，但不能作为随机存储器 C. EPROM 是不可改写的，因此不能作为随机存储器 D. EPROM 只能改写一次，因此不能作为随机存储器
[tag_link]
正确答案：
下列()是动态半导体存储器的特点。 I. 在工作中存储器内容会产生变化 IⅡ . 每隔一定时间，需要根据原存内容重新写入一遍 I. 一次完整的刷新过程需要占用两个存取周期 IV. 一次完整的刷新过程只需要占用一个存取周期
A. I 、Ⅲ B.Ⅱ 、Ⅲ C.Ⅱ 、IV D. 只有 Ⅲ
[tag_link]
正确答案：C
下列关于存储器层次结构的说法中，错误的是()。
A. Flash 存储器读/写速度差异显著,读速接近RAM, 写速接近ROM B. 存储器层次结构基于程序局部性原理，通常采用缓冲技术缓解层级间速率差异 C.Cache 位于CPU 与主存之间，容量通常大于主存，旨在提升平均访问速率 D. 辅存(如机械硬盘)容量大、成本低但速度慢，仅作为主存的补充与备份
[tag_link]
正确答案：C
下列关于Flash 存储器特性与应用的说法中，正确的是()。
A. 读写速度一致，均接近 DRAM 的访问速率 B. 属于易失性存储器，断电后数据丢失 C. 写操作前需先擦除目标块，故写速慢于读速 D. 仅能用作辅助存储器(如U 盘 )
[tag_link]
正确答案：C
D RAM 具有破坏性读出的特性，需要定时刷新，下列说法中不正确的是()。
A. 刷新是以行为单位的 B. 刷新是为了给DRAM 存储单元中的存储电容重新充电 C. 刷新是通过对存储单元进行“读但不输出数据”,即“假读”的操作来实现的 D.DRAM 内部设有专门的刷新电路，不会影响到CPU 的正常访存
[tag_link]
正确答案：D
下列关于DRAM 和 SDRAM 的说法中，不正确的是()。
A. 传统 DRAM 芯片与CPU 采用异步方式交换数据 B. SDRAM 芯片与CPU 采用同步方式交换数据 C. DRAM 需要定期刷新，而SDRAM 不需要定期刷新 D. SDRAM 的行缓冲器通常用SRAM 实现
[tag_link]
正确答案：
每推出新一代DRAM 芯片，地址引脚至少增加1根，则容量至少提高到原来的()倍。
A. 2 B.4 C.8 D.16
[tag_link]
正确答案：B
若一个内存条中有16个DRAM 芯片，每个芯片中有4个位平面，每个位平面的存储阵 列为4096行×4096列，则内存条的总容量为()MB。
A. 64 B.128 C.256 D.512
[tag_link]
正确答案：B
某 DRAM 芯片容量为4M×4 位，下列说法中错误的是()。
A. 芯片有11个地址引脚 B. 芯片内部的行地址生成器(刷新计数器)为11位 C. 芯片内部的行缓冲器容量为2Kb D. 芯片有4个数据引脚
[tag_link]
正确答案：C
已知单个存储体的存取周期为110ns, 总线传输周期为10ns, 采用低位交叉编址的多模 块存储器时，存储体数应()。 90 2 0 2 7 年 计 算 机 组 成 原 理 考 研 复 习 指 导
A. 小于11 B. 等于11 C. 大 于 1 1 D. 大于或等于11
[tag_link]
正确答案：
一个四体并行低位交叉存储器，每个模块的容量是64K×32 位，存取周期为200ns, 总 线周期为50ns, 在下述说法中，()是正确的。
A. 在200ns 内，存储器能向CPU 提供256位二进制信息 B. 在200ns 内，存储器能向CPU 提供128位二进制信息 C. 在50ns 内，每个模块能向CPU 提供32位二进制信息 D. 以上都不对
[tag_link]
正确答案：B
某机器采用四体低位交叉存储器，现分别执行下述操作：①读取6个连续地址单元中 存放的存储字，重复80次；②读取8个连续地址单元中存放的存储字，重复60次。 则①、②所花费的时间之比为()。
A. 1:1 B.2 :1 C. 4:3 D.3:4
[tag_link]
正确答案：C
假定用若干16K×8 位的存储芯片组成一个64K×8位的存储器，芯片各单元采用交叉编 址方式，则地址 BFFFH 所在的芯片的最小地址为()。
A. 0000H B.0001H C.0002H D.0003H
[tag_link]
正确答案：D
下列关于单体多字存储器的说法中，不正确的是()。
A. 单体多字存储器主要解决主存容量太小的问题 B. 单体多字存储器中，每个存储单元存储多个字 C. 指令与数据的连续存放有利于单体多字存储器提高主存的读/写速度 D. 过多的转移指令会严重影响单体多字存储器的工作效率
[tag_link]
正确答案：
多模块存储器之所以能提高存储器的访问速度，是因为()。
A. 采用了高速元器件 B. 各模块有独立的读/写电路 C. 采用了信息预读技术 D. 模块内各单元地址连续
[tag_link]
正确答案：B
某存储器总线的宽度是64位，若用8个16M×8 位的DRAM 芯片扩展构成16M×64 位 的内存条，按字节编址，支持突发传送方式，某double 型的变量x 的主存地址为2026 0000H, 某 int 型的变量y 的主存地址为20261006H, 则下列叙述中错误的是()。
A. 该内存条可不采用多模块交叉编址 B.DRAM 芯片的行缓冲采用的是SRAM C. 读取变量x 只需要一个存取周期 D. 读取变量y 需要两个存取周期
[tag_link]
正确答案：
【 2014统考真题】某容量为256MB的存储器由若干4M×8 位的DRAM 芯片构成，该 DRAM 芯片的地址引脚和数据引脚总数是()。
A. 19 B. 22 C. 30 D.36
[tag_link]
正确答案：A
在显示适配器中，用于存放显示信息的存储器称为刷新存储器，它的重要性能指标是带 宽。具体工作中，显示适配器的多个功能部分要争用刷新存储器的带宽。设总带宽50% 用于刷新屏幕，保留50%的带宽用于其他非刷新功能，且采用分辨率为1024×768像素、 颜色深度为3B、刷新频率为72Hz 的工作方式。 1)试计算刷新存储器的总带宽。 2)为达到这样高的刷新存储器带宽，应采取何种技术措施?
[tag_link]
C
一个四体并行交叉存储器，每个模块的容量是64K×32 位，存取周期为200ns, 问 ： 1)在一个存取周期中，存储器能向CPU 提供多少位二进制信息? 2)若存取周期为400ns, 则在0.1 μs内存储器可向CPU 提供32位二进制信息，该说法 正确否?为什么?
[tag_link]
C
设存储器容量为32个字，字长为64位，模块数 m=4, 分别采用顺序方式和交叉方式 进行组织。存取周期T=200ns, 数据总线宽度为64位，总线传输周期r=50ns 。 在连 续读出4个字的情况下，求顺序存储器和交叉存储器各自的带宽。
[tag_link]
B
某计算机字长32位，存储体的存取周期为200ns。 1)采用四体交叉工作，用低2位的地址作为体地址，存储数据按地址顺序存放。主机 最快多长时间可以读出一个数据字?存储器的带宽是多少? 2)若4个体分别保存主存中前1/4、次1/4、再下个1/4、最后1/4这四段的数据，即选 用高2位的地址作为体地址，可以提高存储器顺序读出数据的速度吗?为什么? 3)若把存储器改成单体4字宽度，会带来什么好处和问题? 4)比较采用四体低位地址交叉的存储器和四端口读出的存储器这两种方案的优缺点。
[tag_link]
B
假定一个存储器系统支持四体交叉存取，某程序执行过程中访问地址序列为3,9,17,2,51, 37,13,4,8,41,67,10,哪些地址访问可能发生体冲突?
[tag_link]
C
用存储容量为16K×1 位的存储芯片来组成一个64K×8 位的存储器，则在字方向和位方 向分别扩展了()倍。
A. 4,2 B.8,4 C.2,4 D.4,8
[tag_link]
正确答案：D
80386 DX 是32位系统，以4B 为编址单位，当在该系统中用8KB(8K×8 位)的存储芯 片构造32KB 的存储体时，应完成存储器的()设计。 03 .4个16K×8 位的存储芯片，可设计为()容量的存储器。 04 . 16片2K×4 位的存储器可以设计为()存储容量的16位存储器。
A. 位扩展 B. 字扩展 C. 字位扩展 D. 字位均不扩展 A. 32K×16位 B.16K×16 位 C.32K×8 位 D.8K×16 位 A. 16K B.32K C.8K D. 2K
[tag_link]
正确答案：A
设 CPU 地址总线有24根，数据总线有32根，用512K×8 位的RAM 芯片构成该计算机 的主存储器，则该计算机主存最多需要()片这样的存储芯片。
A. 256 B.512 C.64 D.128
[tag_link]
正确答案：
地址总线 Ao ( 高位)～A₁₅ ( 低 位 ) , 用 4K×4 位的存储芯片组成16KB 存储器，则产 生片选信号的译码器的输入地址线应该是()。
A. A₂A₃ B.A₀A₁ C.A₁₂A₁3 D.A₁₄A₁₅
[tag_link]
正确答案：
若内存地址区间为4000H～43FFH, 每个存储单元可存储16位二进制数，该内存区域用 4片存储芯片构成，构成该内存所用的存储芯片的容量是()。 100 2 0 2 7 年 计 算 机 组 成 原 理 考 研 复 习 指 导
A. 512×16bit B.256×8bit C.256×16bit D.1024×8bit
[tag_link]
正确答案：
内存按字节编址，地址从90000H到 CFFFFH, 若用存储容量为16K×8 位的芯片构成该 内存，至少需要的芯片数是()。
A. 2 B. 4 C. 8 D.16
[tag_link]
正确答案：
若片选地址为111时，选定某一32K×16 位的存储芯片工作，则该芯片在存储器中的首 地址和末地址分别为()。
A. 00000H,01000H B.38000H,3FFFFH C. 3800H,3FFFH D.0000H,0100H
[tag_link]
正确答案：
用一个512K×8 位的Flash 存储器芯片组成一个4M×32 位的半导体只读存储器，存储器 按字编址，试回答以下问题：
- 该存储器的数据线数和地址线数分别为多少? 2)共需要几片这样的存储芯片? 3)说明每根地址线的作用。
[tag_link]
D