🏷️ 知识点：数据通路的功能和基本结构
下列不属于CPU 数据通路结构的是()。
A. 单总线结构 B. 多总线结构 C. 部件内总线结构 D. 专用数据通路结构
[tag_link]
正确答案：C
下列有关数据通路的叙述中，错误的是()。
A. 数据通路由若干组合逻辑元件和时序逻辑元件连接而成 B. 数据通路的功能由控制部件送出的控制信号决定 C.ALU 属于操作元件，包含在数据通路中 D. 通用寄存器属于状态元件，但不包含在数据通路中
[tag_link]
正确答案：D
数据通路是由操作元件和状态元件通过总线或分散方式连接而成的进行数据存储、处理 和传送的路径，下列部件中属于状态元件的是()。 I. 算术逻辑部件 Ⅲ. 移位寄存器 IV. 存储器数据寄存器
A. I 、Ⅲ B.Ⅱ 、Ⅲ 、V C. Ⅲ 、IV D.I 、IV
[tag_link]
正确答案：C
下列关于采用单总线方式的CPU 的说法中，正确的是()。
A. ALU 的两个输入端及输出端都可与总线相连 B. ALU 的两个输入端可以与总线相连，但输出端需通过暂存器与总线相连 C. ALU 的一个输入端可以与总线相连，其输出端也可与总线相连 D. ALU 只能有一个输入端可以与总线相连，另一输入端需通过暂存器与总线相连
[tag_link]
正确答案：D
CPU 内部若多个部件共享一条总线，则每个部件与总线之间需设置一个常用的器件， CPU 控制该器件的状态，实现某个部件与总线的连接或断开。该器件是()。
A. 触发器 B. 多路选择器 C. 三态门 D. 与非门
[tag_link]
正确答案：C
CPU内部电路通常采用总线连接方式，总线上信号流动的原则是()。 I. 每个时刻只有一个器件发出信息 II. 每个时刻有一个或多个器件发出信息 Ⅲ .每个时刻只有一个器件接收信息 IV. 每个时刻有一个或多个器件接收信息 A.I 、Ⅲ B.I 、IV C.Ⅱ 、Ⅲ D.Ⅱ 、IV
[tag_link]
正确答案：B
下列关于CPU 时钟信号的叙述中，错误的是()。
A. 处理器总是每来一个时钟信号就开始执行一条新的指令 B. 边沿触发指状态单元总在时钟上升沿或下降沿开始改变状态 C. 时钟周期以相邻状态单元之间最长组合逻辑延迟为基准确定 D. 每个时钟周期称为一个节拍，机器的主频就是时钟周期的倒数
[tag_link]
正确答案：【解答】
下列操作中，从开始到完成所持续的时间不一定等于一个时钟周期的是()。 I. 单总线数据通路中完成一次主存读操作 II. 单周期CPU中执行一条完整指令 Ⅲ .单总线数据通路中，寄存器R1经内部总线传至寄存器R2 IV. 流水线数据通路中，数据从一个流水段寄存器传入下一个流水段寄存器 V. 单周期CPU 中完成一次ALU运算
A. I, V B.I,Ⅲ,V C.II,II,IV D.IV, V
[tag_link]
正确答案：A
下列关于单周期CPU 和多周期CPU 的描述中，错误的是()。
A. 单周期CPU 更容易支持复杂指令(如乘法、除法) B. 单周期CPU 部件冗余大、利用率低，多周期CPU 则刚好相反 C. 单周期 CPU 在1个时钟周期内执行一条指令，CPI=1 D. 多周期CPU 至少需要2个时钟周期才能执行一条指令，CPI>1
[tag_link]
正确答案：A
下列关于单周期数据通路和多周期数据通路的说法中，正确的是()。 215第 5 章 中 央 处 理 器 215
A. 单周期CPU的CPI 总比多周期CPU的CPI大 B. 单周期CPU 的时钟周期通常比多周期CPU 的时钟周期短 C. 在一条指令执行过程中，单周期 CPU 中的每个控制信号取值一直不变，而多周期 CPU 中的控制信号可能发生改变 D. 在一条指令执行过程中，单周期数据通路和多周期数据通路中的每个部件都可使用多次
[tag_link]
正确答案：C
下列关于单周期CPU 与采用单总线结构的多周期CPU 的说法中，正确的是()。
A. 单周期CPU 可基于单总线结构实现 B. 运行相同程序时，单周期CPU 的总执行时间一定更短 C. 多周期CPU 可将指令和数据存放在同一单端口存储器中，而单周期CPU 不行 D. 单周期CPU 的硬件实现成本通常低于多周期CPU
[tag_link]
正确答案：C
与专用通路结构的数据通路相比，单总线结构的数据通路()。
A. 性能更高 B. 数据冲突更严重 C. 硬件规模更大、实现更复杂 D. 控制逻辑更复杂
[tag_link]
正确答案：B
CPU的读/写控制信号的作用是()。
A. 决定数据总线上的数据流方向 B. 控制存储器操作的读/写类型 C. 控制流入、流出存储器信息的方向 D. 以上都是
[tag_link]
正确答案：D
下列有关取指令操作部件的叙述中，错误的是()。
A. 取指令操作的时延主要由存储器的访问时间决定 B. 取指令操作可与下条指令地址的计算并行进行 C. 在单周期数据通路中，需设置指令寄存器( IR) 暂存取出的指令 D. 在单周期数据通路中，程序计数器( PC) 无须“写使能”控制信号
[tag_link]
正确答案：C
某计算机的数据通路结构如下图所示，写出实现 ADD R1,(R2)的微操作序列(取指令及 指令执行的过程，包括 PC 自增的过程)。 MDRIR 移位器 MDR ALU A B M LA LB MAR RO R1 R2 R3 PC 02 .设CPU内部结构如下图所示，此外还设有B、C、D、E、H、L 六个寄存器(图中未画出), 它们各自的输入端和输出端都与内部总线相通，并分别受控制信号控制(如Bin 受寄存器B 的输入控制；Bout 受寄存器B的输出控制),假设ALU 的结果直接送入寄存器Z。要求从 取指令开始，写出完成下列指令的微操作序列及所需的控制信号。 ADD B,C (B)+(C)→BSUB ACC,H (ACC)-(H)→ACC ADD B,C (B)+(C)→B SUB ACC,H (ACC)-(H)→ACC 控制信号CUCPUIRinIRPCin+1— 地址线MARMDRin数据线MDRACCin ACCout_Yin控制信号Zout内 部 总 线时钟ALUACCPCoutPCY 控制信号 CU CPU IRin IR PCin +1— 地址线 MAR MDRin 数据线 MDR ACCin ACCout_ Yin 控制信号 Zout 内 部 总 线 时钟 ALU ACC PCout PC Y
[tag_link]
C
设有如下图所示的单总线结构，分析指令ADD(RO),R1 [ 即实现( RO)+(R1)→(RO)]的 指令流程和控制信号。 指令译码/控制器总线IRinAdIRoutPCin PCoutMARinMDRinMemW→MDRoutROinR₀ROoutRn-1in Rn-1outYinALUinALUZoutMDRoutEMDRinEMARMDR控制信号-控制信号MARoutMemR→PC+1—主 存PCIRYZRn-1 指令译码/控制器 总线 IRin AdIRout PCin PCout MARin MDRin MemW→ MDRout ROin R₀ ROout Rn-1in Rn-1out Yin ALUin ALU Zout MDRoutE MDRinE MAR MDR 控制信号- 控制信号 MARout MemR→ PC+1— 主 存 PC IR Y Z Rn-1 主存储器(M)ACCALU04. 右图是一个简化的CPU 与主存连接结构示意 图(图中省略了所有的多路选择器)。其中有 一个累加寄存器( ACC) 、 一个状态寄存器 和 其 他 4 个寄存器：存储器地址寄存器 (MAR) 、 存储器数据寄存器( MDR) 、 程 序计数器( PC) 和指令寄存器( IR), 各 部 件及其之间的连线表示数据通路，箭头表示信 息传递方向。 主存储器(M) ACC ALU 要求： 微操作信号 1)请写出图中a、b、c、d 四个寄存器的名称。 状态寄存器 发生器 2)简述图中取指令的数据通路。 3)简述数据在运算器和主存之间进行存/取访问的数据通路(假设地址已在MAR 中 ) 。 4)简述完成指令LDAX 的数据通路( X 为主存地址，LDA 的功能为(X)→ACC)。 5)简述完成指令 ADD Y 的数据通路 ( Y 为主存地址， ADD 的功能为(ACC)+ (Y)→ACC)。 6)简述完成指令STAZ 的数据通路( Z 为主存地址，STA 的功能为(ACC)→Z)。
[tag_link]
C
某机主要功能部件如下图所示，其中 M 为主存，MDR 为存储器数据寄存器，MAR 为 存储器地址寄存器，IR 为指令寄存器， PC 为程序计数器(并假设当前指令地址在 PC 中 ) ,RO～R3为通用寄存器，C 、D 为暂存器。 移位器 RO ALU PC R2 D R3 MDR MAR 1)请补充各部件之间的主要连接线(总线自己画),并注明数据流动方向。 2)画出“ADD(R1),(R2)+” 指令周期流程图，该指令的含义是进行求和运算，源操作 数地址在R1 中，目的操作数寻址方式为自增型寄存器间接寻址方式(先取地址后加 1),并将相加结果写回R2 寄存器。
[tag_link]
C
已知单总线计算机结构如下图所示，其中M 为主存，XR 为变址寄存器，EAR 为有效地 址寄存器，LATCH 为暂存器。假设指令地址已存在于PC中，请给出ADDX,D 指令周 期信息流程和相应的控制信号。说明：
- ADD X,D指令字中，X 为变址寄存器 XR,D 为形式地址，指令的功能是将变址寻 址得到的操作数和ACC 中的操作数相加，结果送回ACC。 2)寄存器的输入/输出均采用控制信号控制，如 PCi 表示 PC 的输入控制信号，MDR。 表示MDR 的输出控制信号。 3)凡需要经过总线的传送，都需要注明，如(PC)→MAR, 相应的控制信号为PC₀和 MAR ACC MOALU加 法 器LATCHXR MARMDR地 址WREARPCIRXM ACC MO ALU 加 法 器 LATCH XR MAR MDR 地 址 WR EAR PC IR X M
[tag_link]
B