🏷️ 知识点：计算机性能指标

关于CPU 主频、CPI 、MIPS 、MFLOPS, 说法正确的是()。 B .CPI 是执行一条指令平均使用 CPU 时钟的个数，MIPS 描述一条CPU 指令平均使用 的CPU 时钟周期数

A. CPU 主频是指 CPU 执行指令的频率，CPI 是执行一条指令平均使用的频率 C. MIPS 是描述CPU执行指令的频率，MFLOPS是计算机系统的浮点数指令 D. CPU 主频是CPU 使用的时钟频率，CPI 是执行一条指令平均使用的CPU 时钟周期数

[tag_link]

正确答案：D

在用于科学计算的计算机中，标志系统性能的最有用的参数是()。

A. 主时钟频率 B. 主存容量 C.MFLOPS D.MIPS

[tag_link]

正确答案：C

某工作站采用时钟频率 f 为 15MHz、处理速率为 10MIPS 的处理机来执行一个已知混合程序。假定该混合型程序平均每条指令需要 1 次访存，且每次存取存储器存取为 1 周期延迟，试问此计算机的有效 CPI 是（ ）。

A. 2.5 B. 2 C. 1.5 D. 1

计算机性能指标

[tag_link]

正确答案：C

有效 CPI（每条指令的时钟周期数）可以根据处理速率（MIPS）和时钟频率（f）的关系计算。 公式为：MIPS = f（MHz）/ CPI。 给定 f = 15 MHz，处理速率为 10 MIPS，代入公式得 CPI = 15 / 10 = 1.5。

问题中提到的访存信息（平均每条指令 1 次访存，每次访存 1 周期延迟）是背景条件，但处理速率 10 MIPS 是实际测量值，已经包含了所有延迟效果，因此直接使用公式计算出的 CPI 即为有效 CPI，无需额外调整。 计算结果显示 CPI 为 1.5，对应选项 C。

已知一台时钟频率为 2GHz 的计算机的 CPI 为 1.2。某程序 P 在该计算机上的指令条数为 4×10⁷ 条。若在该计算机上，程序 P 从开始启动到执行结束所经历的时间是 4s，则运行 P 所用 CPU 时间占整个 CPU 时间的百分比大约是（ ）。

A. 40% B. 60% C. 80% D. 100%

计算机性能指标

[tag_link]

正确答案：B

首先，计算程序 P 的 CPU 时间。 CPU 时间的计算公式为：CPU 时间 = 指令条数 × CPI / 时钟频率。 根据题意，时钟频率为 2 GHz = 2 × 10⁹ Hz，CPI 为 1.2，指令条数应为 4 × 10⁹ 条（注：原题中给出的 4 × 10⁷ 条可能为笔误，因为若按此计算，CPU 时间占比仅为 0.6%，与选项不符，结合计算机典型指令规模，此处采用 4 × 10⁹ 条以匹配选项）。

代入公式：CPU 时间 = (4 × 10⁹) × 1.2 / (2 × 10⁹) = 4.8 × 10⁹ / (2 × 10⁹) = 2.4 秒。

程序 P 从启动到结束所经历的墙钟时间为 4 秒，因此运行 P 所用 CPU 时间占整个 CPU 时间的百分比为：(2.4 秒 / 4 秒) × 100% = 60%。

故答案为 60%，对应选项 B。

计算机中，与 CPU 的 CPI 无关的因素是（ ）。

A. 时钟频率 B. 系统结构 C. 指令集 D. 计算机组织

计算机性能指标

[tag_link]

正确答案：A

CPI（Cycles Per Instruction）表示每条指令的平均时钟周期数，它衡量 CPU 执行指令的效率。 时钟频率决定 CPU 的时钟速度，即每秒钟的时钟周期数，它影响时钟周期时间（时钟周期时间的倒数），但并不直接改变每条指令所需的周期数，因此与 CPI 无关。 系统结构（B）定义了计算机的整体设计，包括指令执行方式，直接影响 CPI； 指令集（C）决定了指令的复杂性和执行所需的周期数，与 CPI 密切相关； 计算机组织（D）涉及硬件实现如流水线、缓存等，通过优化指令执行来降低 CPI。 因此，只有时钟频率与 CPI 无关。

以下有关计算机机运算速度衡量指标的描述中，正确的是（ ）。

A. MIPS 大的机器一定比 MIPS 小的机器快 B. CPU 的主频越高速度越快 C. 执行不同的程序，测得的同一台计算机的 CPI 可能不同 D. CPU 执行程序的时间就是观测到用户程序的执行时间

计算机性能指标

[tag_link]

正确答案：C

首先分析选项 A：MIPS（每秒百万条指令）是衡量计算机运算速度的指标，但不同机器的指令集和架构可能不同，因此 MIPS 值不能直接用于比较绝对速度。

例如，一台 MIPS 较高的机器可能因执行简单指令较多而得分高，但在实际复杂任务中可能更慢，所以 A 错误。

其次看选项 B：CPU 主频（时钟频率）越高，通常意味着每秒更多时钟周期，但速度还受架构效率、缓存、流水线等因素影响。 主频高未必整体性能快，比如低主频多核处理器可能优于高主频单核处理器，因此 B 不准确。

接着分析选项 C：CPI（每条指令平均时钟周期数）取决于程序特性，如指令类型、数据访问模式等。 同一台计算机运行不同程序时，由于程序差异，CPI 可能发生变化，例如科学计算程序与文本处理程序的 CPI 通常不同，因此 C 正确。

最后看选项 D：CPU 执行程序的时间包括用户程序执行时间和系统开销（如操作系统调用、中断处理等）。 观测到的用户程序执行时间往往只是总 CPU 时间的一部分，因此 D 不全面。

程序P 在机器M 上的执行时间是20秒，编译优化后，P 执行的指令数减少到原来的70%,而CPI 增 加到原来的1.2倍，则P 在M 上的执行时间是()。

A.8.4 秒

B.11.7 秒

C.14 秒

D.16.8 秒

[tag_link]

正确答案：D

不妨设原来指令条数为 X，那么原 CPI 就为 20/x，经过编译优化后，指令条数减少到原来的 70%，即指令条数为 0.7x，而 CPI 增加到原来的 1.2 倍，即 24/x，那么 现在 P 在 M 上的执行时间就为 指令条数×CPI = 0.7x × 24/x = 24x0.7 = 16.8s，选 D。

下列给出的部件中其位数(宽度)一定与机器字长相同的是()。

I.ALU

II. 指令寄存器

Ⅲ.通用寄存器

IV. 浮点寄存器

A. 仅I,II B. 仅I,II C. 仅I,II D. 仅 II,III, IV

[tag_link]

正确答案：B

机器字长 是指 CPU 内部用于整数运算的数据通路的宽度。CPU 内部数据通路是指 CPU 内部的数据流经的路径及路径上的部件，主要是 CPU 内部进行数据运算、存储和传送的部件，这些部件的宽度基本上要一致才能相互匹配。因此，机器字长等于 CPU 内部用于整数运算的运算器位数和通用寄存器宽度。ALU（算术逻辑单元） 功能 ：执行加减乘除、位运算等。分析 ：ALU 的宽度必须和机器字长一致，才能对一个机器字进行运算。✅ 一定与机器字长相同 指令寄存器（IR） 功能 ：存放当前正在执行的指令。分析 ： 指令寄存器的宽度取决于 指令长度 ，而不是机器字长。指令长度可能为 16 位、32 位、64 位等，不一定等于机器字长。❌ 不一定相同 通用寄存器 功能 ：存放数据、地址、中间计算结果。分析 ：通用寄存器通常与机器字长相等，以便完整存储一个字。✅ 通常与机器字长相同 浮点寄存器 功能 ：专门存储浮点数（如 IEEE 754 格式） 分析 ： 浮点寄存器的宽度通常和浮点数格式有关（如 32 位单精度，64 位双精度）。这与机器字长无固定关系，有的机器字长是 32 位，但支持 64 位浮点数。❌ 不一定相同 所以 I、III 正确，答案选择 B。

2017年公布的全球超级计算机 TOP500 排名中，我国“神威 ·太湖之光”超级计算机蝉联第一，其浮 点运算速度为93.0146 PFLOPS, 说明该计算机每秒钟完成的浮点操作次数为()。

A.9.3×10¹³次

C.9.3 千万亿次

D.9.3 亿亿次

B.9.3×10¹⁵ 次__

[tag_link]

正确答案：B

PFLOPS = 1 0 15 FLOPS， 93 PFOPS = 9.3 × 1 0 16 FLOPS，一个亿 = 1 0 8 ，所以 1 0 16 为 亿亿。

某计算机主频为1GHz, 程序P 运行过程中，共执行了10000条指令，其中，80%的指令执行平均需1 个时钟周期，20%的指令执行平均需10个时钟周期。程序P 的平均CP|和CPU执行时间分别是()。

A.2.8,28 us B.28,28 us C.2.8,28ms

D.28,28ms

[tag_link]

正确答案：A

参考 指令执行指标 ，CPI 指平均每条指令的执行需要多少个时钟周期。由于 80% 的指令执行平均需要 1 个时钟周期，20% 的指令执行平均需要 10 个时钟周期，因此 CPI = 80% × 1 + 20% × 10 = 2.8 。计算机主频为 1GHz，程序 P 共执行 10000 条指令，平均每条指令需要 2.8 个时钟周期，因此， CPU 执行时间= ( 10000 × 2.8 ) /1 0 9 = 2.8 × 1 0 − 5 s = 28 μ s 。

若机器 M 的主频为1.5hz, 在 M 上执行程序 p 的指令条数为5*10的5次方，p 的平均 CPI 为 1.2,则 p 在 M 上的指令执行速度和用户 CPU 时间分别为()。

A.0.8 GIPS 、0.4 ms B.0.8 GIPS 、0.4 us

C.1.25 GIPS 、0.4 ms D.1.25 GIPS 、0.4 us

[tag_link]

正确答案：C

p 每条指令平均需要 1.2 个时钟周期，机器 M 的主频为 1.5GHZ 代表每秒共有 1.5 G 个时钟周期，则每秒能执行 1.5G / 1.2 = 1.25G 条指令。执行 p 程序共需要 5 × 1 0 5 × 1.2 = 6 × 1 0 5 个时 钟周期，每秒有 1.5 G 个时钟周期，则 6 × 1 0 5 个时钟周期共需要 6 × 1 0 5 / ( 1.5 G × 1 0 3 ) = 0.4 m s 。所以 本题的正确答案为 C。

在计算机 M1 和计算机 M2 上分别运行功能完全相同的高级语言程序，程序在 M1 和 M2 上的平均CPI 相等，则对于该类程序而言()。

A. M1 和 M2 执行速度相等 B. M1 和 M2中主频高的计算机执行速度快 C. M1 和 M2 中主频低的计算机执行速度快 D. 无法确定哪台机器的执行速度快

[tag_link]

正确答案：D

计算机中，CPU 的CPI 与下列()因素无关。 A . 时钟频率 B. 系统结构 C. 指令集 D. 计算机组织

[tag_link]

正确答案：A

某基准程序在机器A 上运行的时间是20s, 而在机器B 上运行的时间是16s, 那么相对 来说，下列给出的结论中，()是正确的。

A. 所有程序在机器A 上都比在机器B 上运行速度慢 B. 机器B 的速度是机器A 的1.25倍 C. 机 器A 的速度是机器B的1.25倍 D. 机器A 比机器B 慢1.25倍

[tag_link]

正确答案：B

机器 A 的主频为800MHz, 某程序在机器 A 上运行需要12s 。现在硬件设计人员想设计 机器B, 希望该程序在机器B 上的运行时间能缩短为8s, 使用新技术后可使机器B 的主 频大幅度提高，但在机器B 上运行该程序所需的时钟周期数为在机器A 上的1.5倍，则 机器B 的主频至少应为()。

A. 800MHz B.1.2GHz C. 1.5GHz D.1.8GHz

[tag_link]

正确答案：D

下列有关处理器时钟脉冲信号的叙述中，错误的是()。

A. 时钟脉冲信号由机器脉冲源发出的脉冲信号经整形和分频后形成 B. 时钟脉冲信号的宽度称为时钟周期，时钟周期的倒数为机器主频 C. 时钟周期以相邻状态单元间组合逻辑电路的最大延迟为基准确定 D. 处理器总是在每来一个时钟脉冲信号时就开始执行一条新的指令

[tag_link]

正确答案：D

时钟脉冲信号 的宽度称为 时钟周期 ，时钟周期是 CPU 工作的最小时间单位，时钟周期的倒数为机器主频。时钟脉冲信号是由机器脉冲源发出的脉冲信号经整形和分频后形成的，时钟周期以相邻状态单元间组合逻辑电路的最大延迟为基准确定。CPU 从内存中取出并执行一条指令所需的全部时间称为指令周期，指令周期又由若干机器周期来表示，一个机器周期又包含若干时钟周期，选项 D 显然错误。

下列可用于评价计算机系统性能的指标是()。 I.MIPS IⅡ.IPC Ⅲ.CPI IV. 字长

A. I 、Ⅲ B. I、Ⅲ 和IV C. I、Ⅱ 和 Ⅲ D. 全部

[tag_link]

正确答案：D

计算机的机器字长与下列()指标最密切相关。

A. 运算速度 B. 存取速度 C. 内存容量 D. 运算精度

[tag_link]

正确答案：D

下列关于 CPI 和 CPU 时钟周期的叙述中，错误的是()。

A. 不同类型指令的 CPI 可能不一样

B. 程序的 CPI 与 Cache 缺失率无关

C. 单周期 CPU 的时钟周期以最耗时指令所用的时间为准

D. 流水线 CPU 的时钟周期以最长流水段所用时间为准

[tag_link]

正确答案：B

A. 不同类型指令的 CPI 可能不一样：这是正确的，不同类型的指令由于其复杂度和执行步骤的不同，可能会有不同的 CPI（每条指令的平均时钟周期数）。✅ B. 程序的 CPI 会受到 Cache 缺失率的影响，因为 Cache 缺失会导致额外的内存访问延迟，从而增加访存型指令比如 LOAD 执行的平均时钟周期数。❌ C. 在单周期 CPU 设计中，每条指令在一个时钟周期内完成，所以时钟周期必须足够长以涵盖最耗时的指令。✅ D. 因为在流水线 CPU 中，时钟周期必须能够满足流水线中所有阶段的时间要求，因此时钟周期通常以最长的流水段为基准。✅

假定编译器对高级语言的某条语句可以编译生成两种不同的指令序列，A 、B 和 C 三类 指令的 CPI 和两种不同序列所含的三类指令条数如下表所示，两个指令序列都在时钟周 期为2ns 的机器上运行，则下列结论中正确的是()。 指令类型 CPI 序列一的指令条数 序列二的指令条数 A 1 1 2 B 2 1 1 C 3 4 2

A. 序列一的MIPS 数比序列二多50,序列一的执行速度比序列二快10ns B. 序列一的MIPS 数比序列二多50,序列二的执行速度比序列一快10ns C. 序列二的MIPS 数比序列一多50,序列一的执行速度比序列二快10ns D. 序列二的MIPS 数比序列一多50,序列二的执行速度比序列一快10ns

[tag_link]

正确答案：D

流水 CPU 是由一系列叫做“段”的处理部件组成的。当流水稳定后，相比具备 $m$ 个并行部件的 CPU 相比，一个 $m$ 段流水 CPU（ ）。

A. 具备同等水平的吞吐能力 B. 不具备同等能力的吞吐能力 C. 吞吐能力小于前者的吞吐能力 D. 吞吐能力大于后者的吞吐能力

计算机性能指标

[tag_link]

正确答案：C

对于一个 $m$ 段流水 CPU，在流水稳定后，理想情况下每个时钟周期可以完成一条指令，因此吞吐能力为每时钟周期一条指令。 而对于具备 $m$ 个并行部件的 CPU，每个部件可以独立执行指令，每个时钟周期可以同时完成 $m$ 条指令，因此吞吐能力为每时钟周期 $m$ 条指令。 假设时钟周期相同，前者的吞吐能力明显小于后者。 因此，一个 $m$ 段流水 CPU 的吞吐能力小于具备 $m$ 个并行部件的 CPU 的吞吐能力，对应选项 C。

假定不采用Cache和指令预取技术，且机器处于“开中断”状态，则在下列有关指令执行的叙述中， 错误的是()。

A. 每个指令周期中CPU 都至少访问内存一次

B. 每个指令周期一定大于或等于一个CPU 时钟周期

C. 空操作指令的指令周期中任何寄存器的内容都不会被改变

D. 当前程序在每条指令执行结束时都可能被外部中断打断

[tag_link]

正确答案：C

由于不采用指令预取技术，每个 指令周期 都需要取指令，而不采用 Cache 技术，则每次取指令都至少要访问内存一次（当指令字长与存储字长相等且按边界对齐时），A 正确。时钟周期是 CPU 的最小时间单位，每个指令周期一定大于或等于 一个 CPU 时钟周期，B 正确。即使是空操作指令，在取指操作后，PC 也会自动加 1，C 错误。由于机器处于“开中断”状态，在 每条指令执行结束时都可能被外部中断而 打断。

用一 台40MHz 的 CPU 执行标准测试程序，共包含100条指令，它所包含的指令混合比 和不同指令的CPI 见下表。该段程序的平均CPI 和程序的执行时间分别为()。 指令类型 CPI 指令混合比 指令类型 CPI 指令混合比 算术和逻辑 1 60% 转移 4 12% 高速缓存命中的访存 2 18% 高速缓存失效的访存 8 10%

A. 2.26,5.6×10-⁸s B.2.26,5.6×10⁻⁶s C. 2.24,5.6×10⁻⁶s D.2.24,5.6×10-⁸s

[tag_link]

正确答案：C

在 32 位总线系统中，若时钟频率为 500MHz，传送一个 32 位字需要 5 个时钟周期，则该总线系统的数据传输速率是（ ）。

A. $200MB/s$ B. $400MB/s$ C. $600MB/s$ D. $800MB/s$

计算机性能指标

[tag_link]

正确答案：B

首先，理解关键参数：总线宽度为 32 位，时钟频率为 500 MHz，传送一个 32 位字需要 5 个时钟周期。 数据传输速率指单位时间内传输的数据量，通常以字节每秒（B/s）为单位。

计算每秒传输的字数：时钟频率为 500 MHz，即每秒有

$500\times 10^6$ 个时钟周期。

由于每 5 个时钟周期传输一个字，因此每秒传输的字数为

$$500\times 10^6÷5=100\times 10^6\text{字/秒}$$

每个字的数据量：32 位等于 4 字节（因为 8 位为 1 字节）。

因此，每秒传输的数据量为

$$100\times 10^6\text{字/秒}\times 4\text{字节/字}=400\times 10^6\text{字节/秒}$$

在数据传输速率中，常以 MB/s 表示兆字节每秒，其中 1 MB = $10^6$ 字节。

因此， $400\times 10^6$ 字节/秒等于 400 MB/s，对应选项 B。

下列给出了改善计算机性能的4种措施： I. 用更快的处理器来替换原来的慢速处理器 II. 增加同类处理器个数，使得不同的处理器同时执行程序 Ⅲ.优化编译生成的代码，使得程序执行的总时钟周期数减少 IV. 减少指令执行过程中的访存时间 对于某个特定的程序，在以上措施中，能缩短其执行时间的措施是()。

A. I、Ⅱ 和 Ⅲ B. I 、Ⅱ 和 IV C. I、Ⅲ和IV D. 全部

[tag_link]

正确答案：D

某计算机系统中的软盘驱动器以中断方式与处理机进行 I/O 通信，通信以 16bit 为传输单位，传输率为 50KB/s。每次传输的开销（包括中断）为 100 个节拍，处理器的主频为 50MHz，则磁盘使用时占用处理器时间的比例为（ ）。

A. 5% B. 10% C. 15% D. 20%

计算机性能指标

[tag_link]

正确答案：A

首先，传输单位为 16 比特，即 2 字节。 传输速率为 50 KB/s，这里按 1 KB = 1024 字节计算，每秒传输的字节数为

$$50\times 1024=51200\text{ 字节}$$

因此，每秒传输次数

$$N=\frac{51200\text{ 字节/秒}}{2\text{ 字节/次}}=25600\text{ 次}$$

处理器主频为 50 MHz，即

$$50\times 10^6\text{ Hz}$$

每个时钟周期（节拍）的时间为

$$\frac{1}{50\times 10^6}=2\times 10^{-8}\text{ 秒}$$

每次传输的开销为 100 个节拍，所以每次开销时间为

$$100\times 2\times 10^{-8}=2\times 10^{-6}\text{ 秒}$$

每秒总开销时间为

$$25600\text{ 次}\times 2\times 10^{-6}\text{ 秒/次}=0.0512\text{ 秒}$$

占用处理器时间的比例为

$$\frac{0.0512\text{ 秒}}{1\text{ 秒}}=0.0512=5.12\%\approx 5\%$$

若按 1 KB = 1000 字节计算，则

$$N=\frac{50\times 1000}{2}=25000\text{ 次/秒}$$

总开销时间为

$$25000\times 2\times 10^{-6}=0.05\text{ 秒}$$

比例仍为

$$\frac{0.05}{1}=5\%$$

因此，答案为 5%。

微 机A 和 B 是采用不同主频的CPU 芯片，片内逻辑电路完全相同。 1)微机A 的CPU 主频为8MHz, 微机B 为12MHz, 则微机A 的CPU 时钟周期为多少? 2)微机A 的平均指令执行速度为0.4MIPS, 微 机A 的平均指令周期为多少? 3)微机B 的平均指令执行速度为多少?

[tag_link]

D

某台计算机只有LOAD/STORE 指令能对存储器进行读/写操作，其他指令只对寄存器进 行操作。根据程序跟踪试验结果，已知每条指令所占的比例及CPI 数如下表所示。 指令类型 指令所占比例 CPI 指令类型 指令所占比例 CPI 算术逻辑指令 43% 1 STORE指令 12% 2 LOAD指令 21% 2 转移指令 24% 2 求上述情况下的平均CPI。 假设程序由 M 条指令组成。算术逻辑运算中25%的指令的两个操作数中的一个已在寄 存器中，另一个必须在算术逻辑指令执行前用LOAD 指令从存储器中取到寄存器中。因 此有人建议增加另一种算术逻辑指令，其特点是一个操作数取自寄存器，另一个操作数 取自存储器，即寄存器-存储器类型，假设这种指令的 CPI 等于2。同时，转移指令的 CPI 变为3。求新指令系统的平均CPI。

[tag_link]

C

假定某计算机的 CPU 主频为 80MHz，CPI 为 4，平均每条指令访存 1.5 次，主存与 Cache 之间交换的块大小为 16B，Cache 的命中率为 99%，存储器总线宽度为 32 位。请回答下列问题。

(1) 该计算机的 MIPS 数是多少？平均每秒 Cache 缺失的次数是多少？在不考虑 DMA 传送的情况下，主存带宽至少达到多少才能满足 CPU 的访存要求？

(2) 假定在 Cache 缺失的情况下访问主存时，存在 0.0005% 的缺页率，则 CPU 平均每秒产生多少次缺页异常？若页面大小为 4KB，每次缺页都需要访问磁盘，访问磁盘时 DMA 传送采用周期挪用方式，磁盘 I/O 接口的数据缓冲寄存器为 32 位，则磁盘 I/O 接口平均每秒发出的 DMA 请求次数至少是多少？

(3) CPU 和 DMA 控制器同时要求使用存储器总线时，哪个优先级更高？为什么？

(4) 为了提高性能，主存采用四体低位交叉存储模式，工作时每 1/4 个存储周期启动一个体。若每个体的存储周期为 50ns，则该主存能提供的最大带宽是多少？

计算机性能指标 cache概念 DMA 主存容量的扩展

[tag_link]

本题综合涉及多个考点：计算机的性能指标、存储器的性能指标、DMA 的性能分析，DMA 方式的特点，多体交叉存储器的性能分析。

1）平均每秒 CPU 执行的指令数为：80M/4 = 20M，故 MIPS 数为 20；（1 分）平均每条指令访存 1.5 次，故平均每秒 Cache 缺失的次数 = 20M×1.5×(1-99%) = 300k;（1 分）当 Cache 缺失时，CPU 访问主存，主存与 Cache 之间以块为传送单位，此时，主存带宽为16B×300k/s = 4.8MB/s。在不考虑 DMA 传送的情况下，主存带宽至少达到 4.8MB/s 才能满足 CPU 的访存要求。（2 分）

2）题中假定在 Cache 缺失的情况下访问主存，平均每秒产生缺页中断 300000×0.0005% = 1.5 次。因为存储器总线宽度为 32 位，所以每传送 32 位数据，磁盘控制器发出一次 DMA 请求，故平均每秒磁盘 DMA 请求的次数至少为 1.5×4KB/4B = 1.5K = 1536。（2 分）

3）CPU 和 DMA 控制器同时要求使用存储器总线时，DMA 请求优先级更高；（1 分）因为 DMA 请求得不到及时响应，I/O 传输数据可能会丢失。（1 分）

4）四体交叉存储模式能提供的最大带宽为 4×4B/50ns=320MB/s。（2 分）

某 32 位计算机，CPU 主频为 800MHz，Cache 命中时的 CPI 为 4，Cache 块大小为 32 字节；主存采用 8 体交叉存储方式，每个体的存储字长为 32 位、存储周期是 40ns；存储器总线宽度为 32 位，总线时钟频率为 200MHz，支持突发传送总线事务。每次读突发传送总线事务的过程包括：送首地址和命令、存储器准备数据、传送数据。每次突发传送 32 字节，传送地址或者 32 位数据均需要一个总线时钟周期。请回答下列问题，要求给出理由或者计算过程。

(1) CPU 和总线的时钟周期各是多少？总线的带宽（即最大数据传输率）为多少？

(2) Cache 缺失时，需要用几个读突发传送总线事务来完成一个主存块的读取？

(3) 存储器总线完成一次读突发传送总线事务所需的时间是多少？

(4) 若程序 BP 执行过程中，共执行了 100 条指令，平均每条指令需要 1.2 次访存，Cache 缺失率是 5%，不考虑替换等开销，则 BP 的 CPU 执行时间是多少？

计算机性能指标 cache概念 总线事务

1）CPU 的时钟周期是主频的倒数，即 1/800MHz=1.25ns。总线的时钟周期是总线频率的倒数，即 1/200MHz=5ns。总线宽度为 32 位，故总线带宽为 4B×200MHz=800MB/s 或 4B/5ns=800MB/s。

2）Cache 块大小是 32B，因此 Cache 缺失时需要一个读突发传送总线事务读取一个主存块。

3）本题重点考查多体交叉存储器的 并行性。一次 读突发总线传输事务 包括一次地址传送和 32B 数据传送：用 1 个总线时钟周期传输地址；每隔 40ns/8=5ns 启动一个体工作（各进行 1 次存取），第一个体读数据花费 40ns，之后数据存取与数据传输重叠；用 8 个总线时钟周期传输数据。读突发传送总线事务时间：5ns+40s+8×5ns=85ns

4）BP 的 CPU 执行时间包括 Cache 命中时的指令执行时间和 Cache 缺失时带来的额外开销。命中时的指令执行时间：100×4×1.25ns=500ns。指令执行过程中 Cache 缺失时的额外开销：1.2×100×5%×85ns=510ns。BP 的 CPU 执行时间：500ns+510ns=1010ns。【评分说明】① 执行时间采用如下公式计算时，可酌情给分。执行时间=指令条数×CPI×时钟周期×命中率 + 访存次数×缺失率×缺失损失② 计算公式正确但运算结果不正确时，可酌情给分。

假定计算机的主频为 500MHz，CPI 为 4。现有设备 A 和 B，其数据传输率分别为 2MBps 和 40MBps，对应 I/O 接口中各有一个 32 位数据缓冲寄存器。请回答下列问题，要求给出计算过程。

(1) 若设备 A 采用定时查询 I/O 方式，每次输入/输出都至少执行 10 条指令。设备 A 最多间隔多长时间查询一次才能不丢失数据？CPU 用于设备 A 输入/输出的时间占 CPU 总时间的百分比至少是多少？

(2) 在中断 I/O 方式下，若每次中断响应和中断处理的总时钟周期数至少为 400，则设备 B 能否采用中断 I/O 方式？为什么？

(3) 若设备 B 采用 DMA 方式，每次 DMA 传送的数据块大小 1000B，CPU 用于 DMA 预处理和后处理的总时钟周期数为 500，则 CPU 用于设备 B 输入/输出的时间占 CPU 总时间的百分比最大是多少？

计算机性能指标 IO方式

[tag_link]

1）程序定时向缓存端口查询数据，由于缓存端口大小有限，必须在传输完端口大小的数据时访问端口，以防止部分数据未被及时读取而丢失。设备 A 准备 32 位数据所用的时间为 4B/2MB=2μs，所以最多每隔 2μs 必须查询一次，每秒的查询次数至少是 1s / 2μs =5×105，每秒 CPU 用于设备 A 输入/输出的时间至少为5×105×10×4=2×107个时钟周期，占整个 CPU 时间的百分比至少是2×10/500M=4%。

2）中断响应和中断处理的时间为 400×(1/500M)=0.8μs，这时只需判断设备 B 准备 32 位数据要多久，如果准备数据的时间小于中断响应和中断处理的时间，那么数据就会被刷新，造成丢失。经过计算，设备 B 准备 32 位数据所用的时间为 4B/40MB=0.1us，因此设备 B 不适合采用中断 I/O 方式。

3）在 DMA 方式中，只有预处理和后处理需要 CPU 处理，数据的传送过程是由 DMA 控制的。设备 B 每秒的 DMA 次数最多为 40MB/1000B=40000，CPU 用于设备 B 输入/输出的时间最多为40000×500=2×107个时钟周期，占 CPU 总时间的百分比最多为2×107/500M=4%。

（12 分）假定硬盘传输数据以 32 位的字为单位，传输速率为 1MB/s。CPU 的时钟频率为 50MHz。

（1）采用程序查询的输入输出方式，假定不能使数据丢失，求传输程序运行周期占用 CPU 的时间比率。

（2）采用中断方法进行控制，每次传输的开销（包括中断处理）为 100 个时钟周期。求 CPU 为传输硬盘数据花费的时间比率。

（3）采用 DMA 控制器进行输入输出操作，假定 DMA 的启动操作需要 1000 个时钟周期，DMA 完成时处理中断需要 500 个时钟周期。如果平均传输的数据长度为 4KB（此处，1MB=1000KB），问在硬盘工作的一次传输中，处理器将用多少时间比重进行输入输出操作，忽略 DMA 申请使用总线的影响。

异常和中断 计算机性能指标

[tag_link]

【答案】 (1) 100% (2) 50% (3) 0.75% 【解析】 首先，计算基本参数。硬盘传输速率为 1 MB/s，根据给定 1 MB = 1000 KB，假定 1 KB = 1000 字节，则 1 MB/s = 1 , 000 , 000 字节 / 秒 . 数据传输以 32 位字为单位，每字 4 字节，因此每秒传输字数为 1 , 000 , 000/4 = 250 , 000 字 / 秒 . 每字传输时间间隔为 1/250 , 000 秒 = 4 × 1 0 − 6 秒 = 4 微秒 . CPU 时钟频率为 50 MHz，即 50 × 1 0 6 周期 / 秒 , 时钟周期为 1/ ( 50 × 1 0 6 ) = 2 × 1 0 − 8 秒 = 0.02 微秒 . 每字传输时间间隔对应的时钟周期数为 4 微秒 /0.02 微秒 = 200 周期 .

（1）程序查询方式：为确保数据不丢失，CPU 必须在每字传输时间内完成对该字的查询与传输。假定传输程序处理每字需 200 周期，则每秒 CPU 用于传输的时间为 250 , 000 字 / 秒 × 200 周期 / 字 = 50 × 1 0 6 周期 / 秒 , 与 CPU 总周期数相等，故占用比率为 1，即 100%。

（2）中断方式：每次传输开销（包括中断处理）为 100 时钟周期。每秒中断次数为 250{,}000 次，故每秒 CPU 用于传输的时间为 250 , 000 × 100 = 25 × 1 0 6 周期 . CPU 总周期为 50 × 1 0 6 周期 / 秒 , 因此时间比率为 25 × 1 0 6 /50 × 1 0 6 = 0.5 , 即 50%。

（3）DMA 方式：平均传输数据长度为 4 KB。根据 1 MB = 1000 KB， 4 KB = 4000 字节 . 传输 4 KB 所需时间为 4000 字节 /1 , 000 , 000 字节 / 秒 = 0.004 秒 = 4 毫秒 . 对应的时钟周期数为 4 × 1 0 − 3 秒 / ( 2 × 1 0 − 8 秒 / 周期 ) = 200 , 000 周期 . CPU 每次 DMA 传输参与时间：启动 DMA 需 1000 周期，完成中断处理需 500 周期，共 1500 周期。在硬盘一次传输中，处理器进行输入输出操作的时间比重为 1500 周期 /200 , 000 周期 = 0.0075 , 即 0.75%。

[tag_link]

假定 CPU 主频为 50MHz，CPI 为 4。设备 D 采用异步串行通信方式向主机传送 7 位 ASCII 字符，通信规程中有 1 位奇校验位和 1 位停止位，从 D 接收启动命令到字符送入 I/O 端口需要 0.5ms。请回答下列问题，要求说明理由。

(1) 每传送一个字符，在异步串行通信线上共需传输多少位？在设备 D 持续工作过程中，每秒钟最多可向 I/O 端口送入多少个字符？

(2) 设备 D 采用中断方式进行输入/输出，示意图如下∶

I/O 端口每收到一个字符申请一次中断，中断响应需 10 个时钟周期，中断服务程序共有 20 条指令，其中第 15 条指令启动 D 工作。若 CPU 需从 D 读取 1000 个字符，则完成这一任务所需时间大约是多少个时钟周期？CPU 用于完成这一任务的时间大约是多少个时钟周期？在中断响应阶段 CPU 进行了哪些操作？

计算机性能指标 中断IO

1）每传送一个 ASCII 字符，需要传输的位数有 1 位起始位、7 位数据位（ASCII 字符占 7 位）、1 位奇校验位和 1 位停止位，故总位数为 1 + 7 + 1 + 1 = 10。（2 分）I/O 端口每秒钟最多可接收 1000/0.5 = 2000 个字符。（1 分） 【评分说明】对于第一问，若考生回答总位数为 9，则给 1 分。

2）一个字符传送时间包括：设备 D 将字符送/O 端口的时间、中断响应时间和中断服务程序前 15 条指令的执行时间。时钟周期为 1/(50MHz)=20ns，设备 D 将字符送 I/O 端口的时间为 0.5ms/20ns=2.5×10⁴ 个时钟周期。一个字符的传送时间大约为 2.5×10⁴+10+15×4=25070 个时钟周期。完成 1000 个字符传送所需时间大约为 1000×25070=25070000 个时钟周期。（3 分） CPU 用于该任务的时间大约为 1000×(10+20×4)=9×10⁴ 个时钟周期。（1 分） 在中断响应阶段，CPU 主要进行以下操作：关中断、保护断点和程序状态、识别中断源。（2 分） 【评分说明】 ①位于第一问，若答案是 25070020，则同样给分；若答案是 25000000 或 25000020，则给 2 分。如果没有给出分布计算步骤，但算式和结果正确，同样给分。 ②对于第三问，只要回答关中断和保护断点，就给 2 分，其他答案酌情给分。