假定8个存储器模块采用交叉方式组织，存储芯片和总线支持突发传送， CPU 通过存储 器总线读取数据的过程为：发送首地址和读命令需1个时钟周期，存储器准备第一个数 120 2 0 2 7 年 计 算 机 组 成 原 理 考 研 复 习 指 导 据需8个时钟周期，随后每个时钟周期总线上传送1个数据，可连续传送8个数据(突 发长度为8)。若主存和 Cache 之间交换的主存块大小为64B, 存取宽度和总线宽度都 为 8B, 则 Cache 的一次缺失损失至少为()个时钟周期。

A. 17 B. 20 C. 33 D.80

[tag_link]

正确答案：A