（12 分）下图所示的处理机逻辑框图中，有两条独立的总线和两个独立的存储器。已知指令存储器 IM 最大容量为 16384 字（字长 18 位），数据存储器 DM 最大容量为 65536 字（字长 16 位）。各寄存器均有“打入”（R_in）和“送出”（R_out）控制命令，但图中未标出。
（1）请指出下列各寄存器的位数： 程序计数器 PC、指令寄存器 IR、累加器 AC0 和 AC1、通用寄存器 R0-R7、指令存储器地址寄存器 IAR、指令存储器数据寄存器 IDR、数据存储器地址寄存器 DAR、数据存储器数据寄存器 DDR。
（2）设处理器的指令格式为：
加法指令可写为“ADD X (R_i)”。其功能是 ( A C ) + (( R i ) + X ) → A C ，其中 ( R i ) + X 部分通过寻址方式指向数据存储器，现取 R i 为 R1。试画出 ADD 指令从取指令开始到执行结束的操作序列图，写明基本操作步骤和相应的微操作控制信号。（假设 PC+1 → PC 有专门的部件和信号控制）
[tag_link]
【答案】 本题考查数据通路与指令的执行步骤。
（1）指令存储器容量为 16384 字，即 16384 = 2 14 字，因此 PC 和 IAR 为 14 位；字长为 18 位，IR 和 IDR 为 18 位。 数据存储器容量为 65536 字，即 65536 = 2 16 字，因此 DAR 为 16 位；AC₀～AC₁、R₀～R₂ 和 DDR 的字长与数据字长相等，均为 16 位。
（2）加法指令 “ADD X （Rᵢ）” 是一条隐含指令，其中一个操作数来自 AC₀，另一个操作数位于数据存储器中，其地址由通用寄存器的内容（Rᵢ）加上指令格式中的 X 值决定，可视为一种变址寻址方式。 指令周期的操作流程图如下，相应的微操作控制信号列在框图外。 [图片]