模拟卷8 组成原理第43题

模拟卷组成原理 ★★★★ 主存容量的扩展解答题

第 43 题

（10 分）设某机中，CPU 的地址总线 A₁₅～A₀，数据总线 D₇～D₀（A₀、D₀为最低位），存储器地址空间为 3000H～67FFH。其中 3000H～4FFFH 为 ROM 区，选用 4K×2 的 ROM 芯片；5000H～67FFH 为 RAM 区，选用 2K×4 的 SRAM 芯片。请问：（1）组成该存储器需要多少片 ROM 芯片和 SRAM 芯片？（2）ROM 芯片、SRAM 芯片各需连接 CPU 的哪几根地址线和数据线？（3）应如何设置片选信号，分别写出各片选信号的逻辑表达式。

主存容量的扩展

[tag_link]

**【解析】** 本题考查存储器的扩展。根据各个存储区所要求的容量和选定的存储芯片容量，可以计算出所需芯片数目，即：

总片数 = 总容量 / 每片容量

将多个芯片组合起来常采用**位扩展法**、**字扩展法**、**字和位同时扩展法**。

**位扩展**是指仅在位数方向扩展（加大字长），芯片的字数与存储器的字数一致；
**字扩展**是指仅在字数方向扩展，位数不变，此时将芯片的地址线、数据线、读写线并联，由片选信号区分各个芯片。本题需采用**字和位同时扩展**，即在字数方向和位数方向上同时扩展。

（1）已知数据总线为 8 位，ROM 区为 3000H～4FFFH，故 ROM 的容量为 $8 K \times 8$ ； ROM 芯片数 = $8 K \times 8/4 K \times 2 = 8$ 片（分为 2 组，每组 4 片）。 RAM 区为 5000H～67FFH，故 RAM 的容量为 $6 K \times 8$ ； SRAM 芯片数 = $6 K \times 8/2 K \times 4 = 6$ 片（分为 3 组，每组 2 片）。

（2）ROM 芯片容量为 $4 K \times 2$ ，具有 12 根地址线、2 根数据线，因此 ROM 芯片的地址线连接 CPU 地址线的低 12 位 $A_{11} \sim A_{0}$ ，每组 ROM 内的 4 片芯片分别连接 CPU 数据线的 $D_{7} D_{6}$ 、 $D_{5} D_{4}$ 、 $D_{3} D_{2}$ 、 $D_{1} D_{0}$ 。 SRAM 芯片容量为 $2 K \times 4$ ，具有 11 根地址线、4 根数据线，因此 SRAM 芯片的地址线连接 CPU 地址线的低 11 位 $A_{10} \sim A_{0}$ ，每组 SRAM 内的 2 片芯片分别连接 CPU 数据线的 $D_{7} D_{6} D_{5} D_{4}$ 、 $D_{3} D_{2} D_{1} D_{0}$ 。

（3）ROM 区有 2 个片选信号，RAM 区有 3 个片选信号，共需 5 个片选信号。根据地址分配要求，各片选信号的逻辑表达式如下： $CS_{0} = \overline{A_{15}} A_{14} \overline{A_{13}} \overline{A_{12}}, CS_{1} = \overline{A_{15}} A_{14} A_{13} \overline{A_{12}} CS_{2} = \overline{A_{15}} A_{14} \overline{A_{13}} A_{12} \overline{A_{11}}, CS_{3} = \overline{A_{15}} A_{14} \overline{A_{13}} A_{12} A_{11} CS_{4} = \overline{A_{15}} A_{14} A_{13} \overline{A_{12}} A_{11}$

← 上一题下一题 →